• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    使用氧化半導體膜TFT(薄膜電晶體)有一問題點，係執行源極-汲極電極的電漿蝕刻後，氧化半導體膜的表面區域產生缺氧，且關斷電流增加；揭露的TFT包括：閘極電極，在作為基板的絕緣基板上；閘極絕緣膜，在上述閘極電極上；氧化半導體膜，在上述閘極絕緣膜上；以及源極-汲極電極，在上述氧化半導體膜上；上述TFT的特徵在於至少包含氟或氯的表面層存在於未疊置源極-汲極電極的上述氧化半導體膜的部分中。
    公开号:TW201324785A
    申请号:TW101127396
    申请日:2012-07-30
    公开日:2013-06-16
    发明作者:Kazushige Takechi
    申请人:Nlt Technologies Ltd；
    IPC主号:H01L29-00
    专利说明:
    薄膜裝置[相關申請書的相互參照]
    本申請書根據並主張2011年8月12日申請的日本專利申請書第2011-177305號，本申請書的揭露在此與其全體合併參考。
    本發明係關於薄膜裝置，例如使用氧化半導體薄膜作為主動層之氧化半導體薄膜電晶體。以下，薄膜電晶體稱作”TFT”，以及主要由銦(In)、鎵(Ga)、鋅(Zn)及氧(O)構成的氧化半導體稱作”IGZO(銦-鎵-鋅-氧)”。
    關於使用氧化半導體膜作為主動層之TFT，其場效移動性高於非晶矽TFT的場效移動性，約一個位數。又，照射可見光時關斷電流的增加非常小。於是，可能需要高通-斷比。藉由利用如此的特徵，使用氧化半導體TFT於畫素驅動元素之高性能液晶顯示器和有機EL顯示器的研究和發展正廣泛進行。因為具有各種成分也是氧化半導體膜的特性，所以正進行不同的氧化半導體膜如IGZO膜、Zn-O膜、In-Si-O(銦-矽-氧)膜及Zn-Sn-O(鋅-錫-氧)膜的研究和發展。儘管對不同的物質進行研究，那些至少包含銦(In)或鋅(Zn)的是主流，作為可以提供優異TFT特性的氧化半導體膜。
    又，相較於使用矽基薄膜的情況，還有可能以氧化半導體薄膜在低溫建立優異薄膜。還有為了達成軟性顯示器而正在進行的測試，係利用低溫沉積膜在塑膠基板上形成氧化半導體TFT。其次，將敘述習知技術的文件作為相關技術。
    關於使用氧化半導體薄膜的TFT，Nomura(野村)等人首先報告使用IGZO膜作為半導體主動層的TFT(Nomura等人，Nature(自然)，第432卷，第488頁(2004)：非專利文件1)。此文件報導的方法係運用使用氟基氣體的電漿蝕刻，作為氧化半導體TFT的源極/汲極金屬電極之圖案蝕刻方法。
    C-J.Kim等人，使用Ar(氬)氣體和SF6(六氟化硫)氣體的混合氣體電漿，經由蝕刻Ti(鈦)構成的源極/汲極電極，建立一利用IGZO膜作為主動層的氧化半導體TFT(C-J.Kim等人，Electrochemical and Solid-State Letters(電化學和固態學)第12卷，H95(2009)：非專利文件2)。在此文件中，揭露TFT的關斷電流(off-current)急遽增加，因為當蝕刻Ti(鈦)構成的源極/汲極電極時，缺氧層在IGZO薄膜的上表面(TFT的背面通道)上形成。又，還揭露必須執行蝕刻以鹽酸(氫氯酸，HYDROCHLORIC ACID)溶液移除缺氧層，用以降低增加的關斷電流(off-current)。
    又，Kumomi(雲見)等人報告使用Mo(鉬)構成的源極/汲極電極之IGZO氧化半導體TFT(Kumomi等人，Journal of Display Technology，(顯示器技術期刊)第5卷，531(2009)：非專利文件3)。在此文件中，描述使用CF4(四氟化碳)氣體電漿蝕刻Mo(鉬)構成的源極/汲極電極後，顆粒表面層留在背面通道表面，而這可能是TFT特性不穩定的原因。也經由以鹽酸溶液執行蝕刻，移除表面層，達到穩定的特性。
    T.Arai等人報告氧化半導體膜和源極/汲極電極之間的界面中存在界面層(T.Arai等人，SID’10 Technical Digest(技術文摘)，69-2，(2010)：非專利文件4)。此文件揭露失去氧的IGZO層與TiOx(氧化鈦)層一起存在於作為源極/汲極電極的Ti(鈦)和作為氧化半導體膜的IGZO膜之間的界面中。不過，其中沒有提到關於IGZO膜表面的表面層。
    蝕刻氧化半導體TFT的源極/汲極電極，係揭露於日本未審查專利刊物2009-260378(專利文件1)。此文件揭露以包含氟或氯的氣體蝕刻氧化半導體TFT通道之製造方法。不過，其中沒有提到關於蝕刻的氧化半導體膜之表面層，且沒有控制表面層。日本未審查專利刊物2010-056542(專利文件2)及日本未審查專利刊物2010-056539(專利文件3)還揭露界面層存在於氧化半導體膜和源極/汲極電極之間的界面中之結構。那些文件揭露高載子密度的緩衝層存在於源極/汲極電極和IGZO膜間的界面之結構。緩衝層係以具有高缺氧密度的IGZO膜以及IGZO膜與源極-汲極金屬的合金所形成的層，係分別以沉積達成。不過，其中沒有提到關於IGZO膜表面的表面層。
    在C-J.Kim等人的報告(非專利文件2)中，當蝕刻沉積在島形IGZO膜的上部之源極/汲極電極的金屬物質Ti(鈦)時，使用SF6(六氟化硫)氣體作為氟基氣體。又，當執行電漿蝕刻時，基板位於陰極電極側。在以此方式製造的氧化半導體TFT中，關斷電流增加，因為缺氧層在背部通道附近形成，如上述。於是，必須用鹽酸執行蝕刻以移除缺氧層。如此使用鹽酸的蝕刻導致製程成本增加。又，產量由於過度蝕刻IGZO膜而急遽降低是問題點，因為選擇性蝕刻Ti電極和IGZO膜很難。如此的問題點也存在於Kumomi(雲見)等人的情況(非專利文件3)。
    如上述，有關氧化半導體TFT斷電流變高的問題點，因為歸因於氧耗盡的低電阻層容易在氧化半導體膜的表面上形成。於是，如何抑制缺氧層的產生是問題點。
    又，當存在於氧化半導體膜和源極/汲極電極間的界面之界面層個別形成，如同上述相關技術的情況，製程成本增加。又，界面層係低電阻，因此必須以蝕刻移除氧化半導體膜和源極/汲極電極不是互相堆疊的部分之界面層。不過，界面層和氧化半導體膜的構成相似。因此，很難以蝕刻只選擇性移除界面層，所以蝕刻移除變成降低產量的原因。
    如上述，使用氧化半導體膜的相關技術之氧化半導體TFT有一問題點，係關斷電流變高，因為執行源極/汲極電極的電漿蝕刻後，在氧化半導體膜的表面區域產生氧耗盡。為了克服如此的問題點，使用酸溶液，如鹽酸，執行蝕刻以移除缺氧層。不過，這是降低產量並增加成本的原因。
    本發明使用以下結構以克服如此的問題點。
    根據本發明的範例形態之薄膜裝置，係包括基板上的閘極電極、閘極電極上的閘極絕緣膜、閘極絕緣膜上的氧化半導體膜以及氧化半導體膜上的源極/汲極電極之一薄膜裝置，其中，至少包含氟或氯的表面層存在於構成源極/汲極電極的源極電極和汲極電極間之氧化半導體膜的部分。
    根據本發明的另一範例形態之薄膜裝置製造方法係包括：在基板上形成閘極電極；在閘極電極上形成閘極絕緣膜；在閘極絕緣膜上形成氧化半導體膜；在氧化半導體膜上沉積金屬層成為源極/汲極電極；以及使用至少氟基氣體或氯基氣體選擇性執行電漿蝕刻金屬層，藉以在氧化半導體膜上形成源極/汲極電極，以及在構成源極/汲極電極的源極電極和汲極電極間之氧化半導體膜上形成至少包含氟或氯之表面層。
    以下，參考附圖說明執行本發明的模式(以下稱作實施例)。在說明和圖式中，相同的參考數字用於大體上相同的結構元件。圖中顯示的形狀對於熟悉此技藝者容易理解，且其尺寸和比例不一定符合實體。又，”第2構成元素在第1構成元素上”的情況，包括：當彼此接觸時，”第2構成元素在第1構成元素上”的情況；”另一構成元素在第1構成元素上，以及第2構成元素再置於其上”的情況；”第2構成元素在全部的第1構成元素上”的情況；以及”第2構成元素在部分的第1構成元素上”的情況。又，每個實施例中，將根據本發明說明氧化半導體TFT(以下簡稱作”TFT”)作為薄膜裝置的範例。 [第一實施例]
    第1圖係顯示根據第一實施例的通道蝕刻型TFT 101之剖面圖。TFT 101包括：閘極電極11，在作為基板的絕緣基板10上；閘極絕緣膜12，在閘極電極11上；氧化半導體膜13，在閘極絕緣膜12上；以及源極/汲極電極14，在氧化半導體膜13上。TFT 101的特徵在於至少包含氟或氯的表面層15存在於不疊置源極/汲極電極14之氧化半導體膜13的部分(例如，構成源極/汲極電極14的源極電極14s和汲極電極14d間之氧化半導體膜13上面)。
    說明TFT 101的製造方法的範例。首先，閘極電極11在基板的絕緣基板10上形成，閘極絕緣膜12在閘極電極11上形成，以及氧化半導體膜13在閘極絕緣膜12上形成。然後，成為源極/汲極電極14的金屬層沉積在氧化半導體膜13上，以及使用至少氟基氣體或氯基氣體在金屬層上選擇性執行電漿蝕刻。藉此，源極/汲極電極14在氧化半導體膜13上形成，同時，至少包含氟或氯的表面層15形成於不疊置源極/汲極電極14之氧化半導體膜13的部分(例如，構成源極/汲極電極14的源極電極14s和汲極電極14d間之氧化半導體膜13上面)。換句話說，如第1圖所示，閘極電極11在絕緣基板10上形成，以及閘極絕緣膜12沉積於其上。島形的氧化半導體膜13又在其上形成。源極/汲極電極14在島形的氧化半導體膜13上形成。在此注意，包含氟或氯的表面層15存在於不疊置源極/汲極電極14的部分之氧化半導體膜13的上表面附近。這是第一實施例的重點。又，沉積被動膜16以覆蓋全部的TFT 101。在此注意”通道蝕刻”係源自通道的形成係經由執行蝕刻圖案蝕刻源極/汲極電極14以分開源極和汲極之事實。
    參考第1圖，更詳細說明第一實施例。
    在作為絕緣基板10的玻璃基板上以濺鍍法形成Al(鋁)膜，且上述Al膜圖案蝕刻為想要的形狀以形成閘極電極11。其次，作為閘極絕緣膜12的氧化矽膜以電漿CVD(化學氣相沉積)法沉積。然後，作為氧化半導體膜13的IGZO膜以濺鍍法沉積，以及圖案蝕刻IGZO膜為想要的島形。作為氧化半導體膜13，理想是至少包含In(銦)和Zn(鋅)。例如，可以使用任何氧化半導體膜，除了IGZO膜之外，例如ZnO(氧化鋅)膜、In-Zn-O(銦-鋅-氧)膜、In-Si-O(銦-矽-氧)膜以及Al-Zn-Sn-O(鋁-鋅-錫-氧)膜。
    又，以濺鍍法沉積鉬(Mo)作為源極/汲極電極金屬。之後，使用氟基氣體電漿例如SF6(六氟化硫)氣體或CF4氣體的電漿，蝕刻Mo成為想要的形狀，以形成源極/汲極電極14。在此蝕刻時，包含氟的表面層15在IGZO膜的表面上形成是很重要的。作為電漿蝕刻的方法，可以使用電容耦合器電漿源，在平行板(parallel plate)電極間產生電漿。藉由放置基板在平行板(parallel plate)電極的陽極側(即，接地電位側)的電極上，執行電漿蝕刻是理想的。
    當藉由在陰極測(即，產生大的負自身偏壓側)放置基板在電極上執行蝕刻時，電漿中的高能量正離子被大的負自身偏壓加速，損傷蝕刻表面。於是，氧從IGZO膜表面離開，以致於產生缺氧層。例如，IGZO的化學計量學構成係InGaZnO4，但在表面上部分與In、Ga、Zn耦合的氧是分開的，變成InGaZnO4-x(x在此是任何小於4的數)。因為如此的缺氧層是低電阻，所以TFT的關斷電流增加，如非專利文件2所述。
    第一實施例的重點係形成包含氟的表面層15的結構中沒有產生如此的缺氧層。
    氟基氣體，除了上述那些之外，可以使用CFH3氣體、NF3氣體等。又，也可以使用混合任何那些氣體而得到的混合氣體、或是那些氣體內加入稀有氣體如Ar(氬)或He(氦)或氧氣而得到的混合氣體。蝕刻時設定氣壓在0.5到50Pa(帕)的範圍內是理想的。這是因為當氣壓低於0.5 Pa時很難連續產生電漿，而且當氣壓高於50 Pa時，由於氟基在電漿中與氣體分子再耦合以及耗盡的可能性變高，變得很難氟化表面。
    源極/汲極電極金屬，也可以使用堆疊層結構如Ti/Al合金/Ti。在此情況下，利用Cl2、HCl、BCl3等作為包含氯的氣體，可圖案蝕刻成為想要的形狀之源極/汲極電極14。在此，IGZO膜的表面層15內包含氯是很重要的。作為圖案蝕刻時使用的氣體，只需要包括Cl2、HCl、BCl3中的至少擇一。二擇一地，可以使用任何的那些混合氣體。又，也可以使用那些氣體內加入氧化氣體如氧或稀有氣體如Ar(氬)或He(氦)而得到的混合氣體。例如，可以使用Cl2氣體、BCl3氣體、氧氣及氦氣的混合氣體。
    又，當以蝕刻圖案蝕刻源極/汲極電極金屬時，可以使用氟基氣體和氯基氣體兩者。例如，以SF6(六氟化硫)氣體、HCl(氯化氫)氣體及氧氣的混合氣體構成的電漿氣體，執行蝕刻。在那樣的情況下，表面層15內包含氟和氯兩者。使用氟基氣體和氯基氣體兩者的源極/汲極電極金屬蝕刻可用於以下所述的各實施例。
    又，源極/汲極電極14的結構不只限於上述結構。例如，可以使用合金的堆疊層結構，例如Mo合金/Al合金/Mo合金或Al合金/Mo合金。當如此的Al合金和Mo合金用於源極/汲極電極14時，使用氯基氣體執行電漿蝕刻是理想的。
    最後，作為被動膜16的氧化矽膜以電漿CVD法沉積。藉此，完成根據第一實施例的TFT 101。
    第2圖係顯示根據第一實施例的TFT 101之穿透(transmittance)特性圖。此圖中，橫軸係閘極電壓(V)，且縱軸係汲極電流(A)。此圖顯示汲極電壓為1V的情況下且汲極電壓為10V的情況下之特性。具有第一實施例製造的TFT 101，可以達成此特性，即汲極電流的七位數通斷比以及10cm2V-1s-1的場效移動性，如第2圖所示，不以酸溶液蝕刻IGZO膜的表面，不像相關技術的情況。
    根據本發明的範例優點，設計本發明包括表面層，在氧化半導體膜的表面上至少包含氟或氯，所以可以抑制發生氧耗盡。於是，不用蝕刻氧化半導體膜的表面，可以達成具有優異開關特性的薄膜裝置。 [第二實施例]
    第3圖係顯示根據第二實施例的通道蝕刻型TFT 102之剖面圖。TFT 102的特徵係包括複合表面層17，作為表面層，包含氧化半導體膜13的構成元素、接觸氧化半導體膜13的源極/汲極電極14的部分的構成元素、以及至少氟或氯。第二實施例的TFT之其他結構與第一實施例的TFT的情況相同。
    說明TFT 102的製造方法範例。第二實施例中，在氧化半導體膜13上形成源極/汲極電極14時，不疊置源極/汲極電極14之氧化半導體膜13的部分(例如，構成源極/汲極電極14的源極電極14s和汲極電極14d間之氧化半導體膜13上面)，形成複合表面層17，包含氧化半導體膜13的構成元素、接觸氧化半導體膜13的源極/汲極電極14的部分的構成元素、以及至少氟或氯。根據第二實施例的TFT製造方法之其他結構與根據第一實施例的TFT的製造方法情況相同。
    換句話說，如第3圖所示，閘極電極11在基板的絕緣基板10上形成，閘極絕緣膜12在其上形成。島形的氧化半導體膜13又在其上形成。源極/汲極電極14在島形的氧化半導體膜13上形成。第二實施例的重點係複合表面層17，包含氧化半導體膜13的構成元素、接觸氧化半導體膜13的源極/汲極電極14的部分的構成元素、以及氟或氯，在不疊置源極/汲極電極14的氧化半導體膜13的上表面附近形成。又，沉積被動膜16，覆蓋全部的TFT 102。
    參考第3圖，更詳細說明第二實施例。
    Al合金膜以濺鍍法在作為絕緣基板10的玻璃基板上形成，且上述Al合金膜圖案蝕刻為想要的形狀以形成閘極電極11。其次，作為閘極絕緣膜12的氧化矽膜以電漿CVD(化學氣相沉積)法沉積。然後，作為氧化半導體膜13的IGZO膜以濺鍍法沉積，以及圖案蝕刻IGZO膜為想要的島形。作為氧化半導體膜13，理想是至少包括In(銦)和Zn(鋅)。例如，可以使用任何氧化半導體膜，除了IGZO膜之外，例如ZnO(氧化鋅)膜、In-Zn-O(銦-鋅-氧)膜、In-Si-O(銦-矽-氧)膜以及Al-Zn-Sn-O(鋁-鋅-錫-氧)膜。
    又，以濺鍍法依此順序沉積Ti和Al合金，作為源極/汲極電極金屬。然後，蝕刻Al合金之後，使用例如以SF6(六氟化硫)構成的氟基氣體電漿，蝕刻Ti膜成為想要的形狀，以形成源極/汲極電極14。在此注意可以使用Mo取代Ti。那樣的情況下，以下有關第二實施例中敘述的Ti以Mo代替同樣適當。
    在蝕刻時，氟化IGZO膜的表面層，以便形成包含氟的複合表面層17。又，包含氟的複合表面層17以IGZO、Ti和F的構成元素構成是很重要的，且包含Ti元素作為源極-汲極金屬，接觸IGZO膜。如此的複合表面層17的構成可以以SIMS等(二次離子質譜儀)測量。
    例如，如第4圖的SIMS縱剖圖所示，確認Ti和F以局部的形態存在於離第二實施例的IGZO膜表面約10至20nm(奈米)的表面層上。為了形成如此的表面，必須控制電漿蝕刻時間。例如，當蝕刻時間太長時，Ti元素變得不包含在表面層內。當蝕刻時間太短時，由於Ti成分太高，在源極和汲極電極之間發生短路。因此，需要適當的蝕刻時間。
    作為電漿蝕刻的方法，有一執行蝕刻的方法，係放置基板在陽極電位側的電極上，使用電容耦合器電漿源，在平行板(parallel plate)電極間產生電漿，如同第一實施例的情況。
    氟基氣體，除了上述之外，可以使用CF4(四氟化碳)、CHF3(三氟甲烷)氣體等。又，也可以使用混合任何那些氣體而得到的混合氣體、或是那些氣體內加入稀有氣體如Ar(氬)或He(氦)或氧氣而得到的混合氣體。蝕刻時，設定氣壓在0.5到50Pa(帕)的範圍內是理想的。這是因為當氣壓低於0.5 Pa時很難連續產生電漿，而且由於當氣壓高於50 Pa時氟基在電漿中與氣體分子再耦合以及耗盡的可能性變高，變得很難氟化表面。
    最後，作為被動膜16的氧化矽膜以電漿CVD法沉積。藉此，完成根據第二實施例的TFT 102。
    具有第二實施例製造的TFT 101，可以達成此特性，即汲極電流的六位數通斷比以及7cm2V-1s-1的場效移動性，不以酸溶液蝕刻IGZO膜的表面，不像相關技術的情況。 [第三實施例]
    第5圖係顯示根據第三實施例的通道蝕刻型TFT 103之剖面圖。第三實施例的TFT 103中，混合層18包含氧化半導體膜13的構成元素以及接觸氧化半導體膜13的源極/汲極電極14的部分的構成元素之混合物，存在於氧化半導體膜13和源極/汲極電極14之間的界面中。又，TFT 103中，存在混合層18的構成元素和至少氟或氯構成的多元素表面層19，作為表面層。第三實施例的TFT的其他結構與第一或第二實施例的TFT情況相同。
    說明TFT 103的製造方法範例。在第三實施例中，在氧化半導體膜13上形成源極/汲極電極14時，多元素表面層19在構成源極/汲極電極14的源極電極14s和汲極電極14d間之氧化半導體膜13上形成。同時，混合層18包含氧化半導體膜13的構成元素以及接觸氧化半導體膜13的源極/汲極電極14的部分的構成元素之混合物，在氧化半導體膜13和源極/汲極電極14之間的界面上形成。根據第三實施例的TFT製造方法之其他結構與根據第一實施例的TFT的製造方法情況相同。
    換句話說，如第5圖所示，閘極電極11在絕緣基板10上形成，以及閘極絕緣膜12形成於其上。島形的氧化半導體膜13又在其上形成。源極/汲極電極14在島形的氧化半導體膜13上形成。第三實施例的重點係氧化半導體膜13的構成元素以及接觸氧化半導體膜13的源極/汲極電極14的部分的構成元素之混合物所構成的混合層18，存在於氧化半導體膜13和源極/汲極電極14之間的界面中，以及混合層18的構成元素和氟或氯構成的多元素表面層19存在於位於每兩源極和汲極電極14間之氧化半導體膜13的上表面附近。又，沉積被動膜16以覆蓋全部的TFT 103。
    參考第5圖，更詳細說明第三實施例。
    Al合金膜以濺鍍法在作為絕緣基板10的玻璃基板上形成，且上述Al合金膜圖案蝕刻為想要的形狀以形成閘極電極11。其次，作為閘極絕緣膜12的氧化矽膜以電漿CVD(化學氣相沉積)法沉積。然後，作為氧化半導體膜13的IGZO膜以濺鍍法沉積，以及圖案蝕刻IGZO膜為想要的島形。作為氧化半導體膜13，理想是至少包括In(銦)和Zn(鋅)。例如，可以使用任何氧化半導體膜，除了IGZO膜之外，例如ZnO(氧化鋅)膜、In-Zn-O(銦-鋅-氧)膜、In-Si-O(銦-矽-氧)膜以及Al-Zn-Sn-O(鋁-鋅-錫-氧)膜。
    又，以濺鍍法依此順序沉積Mo和Al合金，作為源極/汲極電極金屬。然後，使用例如Cl2、BCl3(三氯化硼)的混合氣體構成之氯基電漿，繼續蝕刻Al合金和Mo成為想要的形狀，以形成源極/汲極電極14。在此注意可以使用Ti取代Mo。那樣的情況下，以下有關第三實施例中敘述的Mo以Ti代替同樣適當。
    蝕刻時，IGZO和Mo作為構成元素所構成之混合層18，在IGZO膜和Mo膜之間的界面上形成。混合層18，相較於IGZO膜，具有小於幾個位數的電阻係數，並作用為n+層，所以可以得到優異歐姆接觸特性的優點。混合層18的層厚，5到30nm是理想的。又，當IGZO膜的表面氯化時，形成包含氯的多元素表面層19。多元素表面層19的構成元素係IGZO、Mo和Cl。
    為了形成如此的表面層，必須控制電漿蝕刻時間。例如，當蝕刻時間太長時，Mo元件變得不包含在表面層內。當蝕刻時間太短時，由於Mo成分太高，在源極和汲極電極之間發生短路。因此，需要適當的蝕刻時間。
    作為電漿蝕刻的方法，有一執行蝕刻的方法，放置基板在陽極電位側的電極上，係使用電容耦合器電漿源，在平行板(parallel plate)電極間產生電漿，如同第一實施例的情況。氟基氣體，除了上述之外，可以使用BCl3(三氯化硼)氣體等。又，也可以使用混合任何那些氣體而得到的混合氣體、或是那些氣體內加入稀有氣體如Ar(氬)或He(氦)或氧氣而得到的混合氣體。蝕刻時，設定氣壓在0.5到50Pa(帕)的範圍內是理想的。這是因為當氣壓低於0.5 Pa時很難連續產生電漿，而且由於當氣壓高於50 Pa時氯基在電漿中與氣體分子再耦合以及耗盡的可能性變高，變得很難氯化表面。
    為了更有效率形成混合層18，以濺鍍源極/汲極電極金屬沉積膜時，最好設定基板溫度為120℃或更高，以及設定Ar氣壓力為1 Pa或更小。可以藉由增加基板溫度促進界面中的合金反應。又，藉由降低氣壓，可以增加濺鍍金屬粒子的動能。於是，可以促進表面上的合金反應。
    最後，作為被動膜16的氧化矽膜以電漿CVD法沉積。藉此，完成根據此實施例的TFT 103。
    具有第三實施例製造的TFT 103，可以達成此特性，即汲極電流的七位數通斷比以及12cm2V-1s-1的場效移動性，不以酸溶液蝕刻IGZO膜的表面，不像相關技術的情況。
    關於上述通道蝕刻型TFT的範例實施例中，閘極絕緣膜和被動膜可以以氮化矽膜和氧化矽膜的堆疊層結構形成，用以抑制例如來自基板和外部例如鈉離子的污染。在此注意，接觸氧化半導體膜的膜理想為氧化矽。又，被動層可以使用以濺鍍沉積的氧化矽膜。為了抑制污染，也可以使用以濺鍍沉積的氧化矽膜和以電漿CVD沉積的氮化矽膜之堆疊層結構。 [第四實施例]
    第6圖係顯示根據第四實施例的通道保護型TFT 104之剖面圖。第四實施例的TFT 104的特徵在於：更提供通道保護絕緣膜20於表面層15上，以及表面層15也存在於未疊置源極-汲極電極的氧化半導體膜13的部分中。在第四實施例中，氧化半導體膜13的全部上表面係表面層15。第四實施例的TFT 104的其他結構與第一或第二實施例的TFT的情況相同。
    說明TFT 104的製造方法的範例。首先，閘極電極11在作為基板的絕緣基板10上形成，閘極絕緣膜12在上述閘極電極11上形成，上述氧化半導體膜13在上述閘極絕緣膜12上形成。然後，至少包含氟或氯的表面層15，藉由使用氟基氣體或氯基氣體在氧化半導體膜13的表面執行電漿處理，在氧化半導體膜13的全表面上形成。又，通道保護絕緣膜20在部分的表面層15上形成，以及源極/汲極電極14在上述表面層15和上述通道保護絕緣膜20上形成。
    換句話說，如第6圖所示，閘極電極11在絕緣基板10上形成，閘極絕緣膜12在其上形成。島形的氧化半導體膜13以及通道保護絕緣膜20又在其上形成。源極/汲極電極14在島形的氧化半導體膜13和通道保護絕緣膜20上形成。第四實施例的重點係表面層15，包含氟或氯，在全部(不疊置源極/汲極電極14和疊置源極/汲極電極14的兩部分)氧化半導體膜13的上表面附近形成。又，沉積被動膜16，覆蓋全部的TFT 104。在此注意，”通道保護”源自通道的形成係以氧化半導體膜13上形成的通道保護絕緣膜20分開源極和汲極之事實，不像上述”通道蝕刻”的情況。
    參考第6圖，更詳細說明第四實施例。
    Cr(鉻)膜以濺鍍法在作為絕緣基板10的玻璃基板上形成，且上述Cr膜圖案蝕刻為想要的形狀以形成閘極電極11。其次，作為閘極絕緣膜12的氧化矽膜以電漿CVD(化學氣相沉積)法沉積。然後，作為氧化半導體膜13的IGZO膜以濺鍍法沉積，以及圖案蝕刻IGZO膜為想要的島形。
    之後，以暴露島形的IGZO膜於氟基電漿氣體或氯基電漿氣體中，執行電漿處理。電漿處理時，IGZO膜的表面氟化或氯化是很重要的，以便形成包含氟或氯的表面層15。
    作為電漿處理的方法，可以使用電容耦合器電漿源，在平行板(parallel plate)電極間產生電漿。藉由放置基板在平行板(parallel plate)電極的陽極側(即，接地電位側)的電極上，執行電漿處理是理想的。
    當藉由放置基板在陰極測(即，產生大的負自身偏壓側)的電極上執行蝕刻時，電漿中的高能量正離子被大的負自身偏壓加速，損傷蝕刻表面。於是，氧從IGZO膜表面離開，以致於產生缺氧層。因為如此的缺氧層是低電阻，所以TFT的關斷電流增加，如非專利文件2所述。第四實施例的重點係其中形成包含氟或氯的表面層的結構，沒有產生如此的缺氧層。
    氟基氣體，可以使用SF6(六氟化硫)氣體、CF4(四氟化碳)氣體以及那些與其他氣體的混合氣體。又，氯基氣體，也可以使用混合Cl2氣體、HCl(氯化氫)氣體、BCl3(三氯化硼)氣體而得到的混合氣體，以及那些與其他氣體的混合氣體。也可以使用氟基氣體和氯基氣體的混合氣體。在那樣的情況下，形成包含氟和氯兩者的表面層
    電漿處理時設定氣壓在0.5到50Pa(帕)的範圍內是理想的。這是因為當氣壓低於0.5 Pa時很難連續產生電漿，而且當氣壓高於50 Pa時，由於氟基或氯基在電漿中與氣體分子再耦合以及耗盡的可能性變高，變得很難氟化或氯化表面。又，作為氧化半導體膜13，理想是至少包括In(銦)和Zn(鋅)。例如，可以使用任何氧化半導體膜，除了IGZO膜之外，例如ZnO(氧化鋅)膜、In-Zn-O(銦-鋅-氧)膜、In-Si-O(銦-矽-氧)膜以及Al-Zn-Sn-O(鋁-鋅-錫-氧)膜。
    上述中，圖案蝕刻IGZO膜為島形之後，IGZO膜暴露於氟基電漿氣體或氯基電漿氣體，以形成包含氟或氯的表面層。不過，也可以反轉其執行順序。即，沉積IGZO膜後，IGZO膜可暴露於氟基電漿氣體或氯基電漿氣體中以形成包含氟或氯的表面層。之後，可以圖案蝕刻IGZO膜為想要的島形。其次，以濺鍍法沉積Mo(鉬)，作為源極/汲極電極。於是，使用氟基電漿如SF6(六氟化硫)氣體或CF4(四氟化碳)氣體的電漿，蝕刻Mo(鉬)為想要的形狀，以形成源極/汲極電極14。在此注意，可以使用鈦(Ti)作為源極/汲極電極金屬。
    最後，作為被動膜16的氧化矽膜以電漿CVD法沉積。藉此，完成根據第四實施例的TFT 104。
    具有第四實施例製造的TFT 104，可以達成此特性，即汲極電流的七位數通斷比以及15cm2V-1s-1的場效移動性，不以酸溶液蝕刻IGZO膜的表面，不像相關技術的情況。 [第五實施例]
    第7圖係顯示根據第五實施例的TFT 105之剖面圖。第五實施例的TFT 105的特徵在於更在表面層15上提供通道保護絕緣膜20。又，TFT 105的特徵在於氧化半導體膜13和源極/汲極電極14間的界面中包括複合混合層21，由氧化半導體膜13的構成元素、接觸氧化半導體膜13的源極/汲極電極14的部分的構成元素、以及至少氟或氯構成。第五實施例的TFT 105之其他結構與第四實施例的TFT的結構相同。
    說明TFT 105的製造方法的範例。第五實施例中，形成源極/汲極電極14於表面層15和通道保護絕緣膜20上時，成為源極/汲極電極14的金屬層沉積在沒覆蓋通道保護絕緣膜20的表面層15部分以及通道保護絕緣膜20上，而且在金屬層上選擇性地執行電漿蝕刻。藉此，氧化半導體膜13和源極/汲極電極14之間的表面層15由作為混合層的複合混合層21取代，包含表面層15的構成元素(氧化半導體膜13的構成元素及至少氟或氯)以及接觸表面層15的源極/汲極電極14的部分的構成元素之混合。根據第五實施例的TFT 105製造方法之其他結構與根據第四實施例的TFT的製造方法的結構相同。
    換句話說，如第7圖所示，閘極電極11在絕緣基板10上形成，閘極絕緣膜12在其上形成。島形的氧化半導體膜13以及通道保護絕緣膜20又在其上形成。源極/汲極電極14在島形的氧化半導體膜13和通道保護絕緣膜20上形成。第五實施例的重點係：複合混合層21，由島形的氧化半導體膜13的構成元素、接觸氧化半導體膜13的源極/汲極電極14的構成元素、以及氟或氯構成，存在於島形的氧化半導體膜13與源極/汲極電極14之間的界面；以及表面層15，包含氧化半導體膜13的構成元素及氟或氯，存在於氧化半導體膜13的全部(不疊置源極/汲極電極14的部分和疊置源極/汲極電極14的部分兩部分)上表面附近。又，沉積被動膜16，覆蓋全部的TFT 105。
    參考第7圖，更詳細說明第五實施例。
    Cr(鉻)膜以濺鍍法在作為絕緣基板10的玻璃基板上沉積，且上述Cr膜圖案蝕刻為想要的形狀以形成閘極電極11。其次，作為閘極絕緣膜12的氧化矽膜以電漿CVD(化學氣相沉積)法沉積。然後，作為氧化半導體膜13的IGZO膜以濺鍍法沉積，以及圖案蝕刻IGZO膜為想要的島形。
    之後，以暴露島形的IGZO膜於氟基電漿氣體或氯基電漿氣體中，執行電漿處理。電漿處理時，IGZO膜的全表面氟化或氯化是很重要的，以便形成包含氟或氯的表面層15。
    作為氧化半導體膜13，理想是至少包括In(銦)和Zn(鋅)。例如，可以使用任何氧化半導體膜，除了IGZO膜之外，例如ZnO(氧化鋅)膜、In-Zn-O(銦-鋅-氧)膜、In-Si-O(銦-矽-氧)膜以及Al-Zn-Sn-O(鋁-鋅-錫-氧)膜。
    之後，以電漿CVD法沉積氧化矽膜作為通道保護絕緣膜20，且上述氧化矽膜圖案蝕刻為想要的圖形。又，以濺鍍法依此順序沉積Ti和Al合金作為源極/汲極電極金屬。然後，先以蝕刻只移除Al合金。之後，使用氟基電漿如SF6(六氟化硫)氣體或CF4(四氟化碳)氣體，蝕刻Ti為想要的圖形，形成源極/汲極電極14。在此注意，可以使用Mo取代Ti。那樣的情況下，以下有關第五實施例中敘述的Ti以Mo代替同樣適當。
    在蝕刻時，IGZO、Ti、及F或Cl構成的複合混合層21在IGZO-F膜和Ti膜之間界面中形成。複合混合層21，相較於IGZO-F(Cl)膜，具有小於幾個位數的電阻係數，並作用為n+層，所以當形成複合混合層21時可以得到優異歐姆接觸特性的優點。尤其，IGZO-F(Cl)膜傾向為高電阻膜。因此，為了達成優異歐姆接觸特性，還有藉由摻入Ti至IGZO-F(Cl)膜以形成低電阻複合混合層21是很重要的。
    又，複合混合層21的層厚，5到30nm是理想的。又，為了更有效率形成複合混合層21，以濺鍍源極/汲極電極金屬沉積膜時，最好設定基板溫度為120℃或更高，以及設定Ar氣壓為1 Pa或更小。可以藉由增加基板溫度促進界面中的合金反應。又，藉由降低氣壓，可以增加濺鍍金屬粒子的動能。於是，可以促進表面上的合金反應。
    最後，作為被動膜16的氧化矽膜以電漿CVD法沉積。藉此，完成根據第五實施例的TFT 105。
    具有第五實施例製造的TFT 105，可以達成此特性，即汲極電流的七位數通斷比以及15cm2V-1s-1的場效移動性，不以酸溶液蝕刻IGZO膜的表面，不像相關技術的情況。
    關於上述通道保護型TFT的範例實施例中，閘極絕緣膜和被動膜可以以氮化矽膜和氧化矽膜的堆疊層結構形成，用以抑制例如來自基板和外部的污染如鈉離子。在此注意，接觸氧化半導體膜的膜為氧化矽膜是理想的。通道保護膜可以是濺鍍沉積的氧化矽膜。 [第六實施例]
    第8圖係顯示根據第六實施例的TFT 106之剖面圖。TFT 106包括：閘極電極11，在作為基板的絕緣基板10上；閘極絕緣膜12，在閘極電極11上；氧化半導體膜13，在閘極絕緣膜12上；以及源極/汲極電極14，在氧化半導體膜13上。又，TFT 106的特徵在於包括氧化半導體膜13和源極/汲極電極14之間的界面中的濃度傾斜混合層22，其中從源極/汲極電極14側往氧化半導體膜13側，構成元素的原子數改變。除了表面層之外，根璩第六實施例的TFT 106之其他結構與第一實施例的TFT的結構相同。
    說明第六實施例的TFT 106的製造方法的範例。根據第六實施例的TFT 106的製造方法，閘極電極11在作為基板的絕緣基板10上形成，閘極絕緣膜12在上述閘極電極11上形成，上述氧化半導體膜13在上述閘極絕緣膜12上形成，以及源極/汲極電極14在上述氧化半導體膜13上形成，同時，濃度傾斜混合層22，包含氧化半導體膜13的構成元素以及接觸氧化半導體膜13的源極/汲極電極14的部分的構成元素，形成於上述氧化半導體膜13和源極/汲極電極14間的界面中。第六實施例中，當形成濃度傾斜混合層22時，形成的方式係從源極/汲極電極14側往氧化半導體膜13側，構成元素的原子數改變。除了表面層之外，根據第六實施例的TFT 106的製造方法之其他結構與第一實施例的TFT的製造方法之結構相同。
    換句話說，如第8圖所示，閘極電極11在絕緣基板10上形成，閘極絕緣膜12在其上形成。島形的氧化半導體膜13又在其上形成。源極/汲極電極14在島形的氧化半導體膜13上形成。第六實施例的重點係：濃度傾斜混合層22，由氧化半導體膜13的構成元素及接觸氧化半導體膜13的源極/汲極電極14的構成元素的混合物構成，存在於氧化半導體膜13與源極/汲極電極14之間的界面；以及從源極/汲極電極14側往氧化半導體膜13側，濃度傾斜混合層22的構成元素的原子數改變。又，沉積被動膜16以覆蓋全部的TFT 106。而第8圖所示的結構不包括表面層，以參數15顯示於第1圖、以參數17顯示於第3圖、以及以參數19顯示於第5圖，如此的表面層也可以提供給第8圖所示的結構。
    參考第8圖，更詳細說明第六實施例。
    Mo(鉬)膜以濺鍍法在作為絕緣基板10的玻璃基板上沉積，且上述Mo膜圖案蝕刻為想要的形狀以形成閘極電極11。其次，作為閘極絕緣膜12的氧化矽膜以電漿CVD(化學氣相沉積)法沉積。然後，作為氧化半導體膜13的IGZO膜以濺鍍法沉積，以及圖案蝕刻IGZO膜為想要的島形。
    作為氧化半導體膜13，理想是至少包括In(銦)和Zn(鋅)。例如，可以使用任何氧化半導體膜，除了IGZO膜之外，例如ZnO(氧化鋅)膜、In-Zn-O(銦-鋅-氧)膜、In-Si-O(銦-矽-氧)膜以及Al-Zn-Sn-O(鋁-鋅-錫-氧)膜。
    又，以濺鍍法依此順序沉積Ti和Al合金，作為源極/汲極電極金屬。然後，蝕刻那些金屬膜成為想要的形狀，以形成源極/汲極電極14。在此注意可以使用Mo取代Ti。那樣的情況下，以下有關第六實施例中敘述的Ti適當地以Mo代替。
    沉積源極/汲極金屬膜前，暴露IGZO膜的表面於例如Ar(氬)或He(氦)的稀有氣體濺鍍電漿中。尤其，以例如濺鍍沉積源極/汲極金屬Ti膜前，藉由使基板側作為陰極電位(所謂的逆向濺鍍放電)，可以使用在稀有氣體電漿中放電的方法。
    之後，當Ti金屬沉積時，IGZO和Ti構成的濃度傾斜混合層22形成於IGZO膜和Ti膜之間的界面中，其中從源極/汲極電極14側往氧化半導體膜13側，關於構成元素的原子數比例之濃度傾斜改變。尤其，Ti電極側到IGZO膜側的Ti原子數減少，而Ti電極側到IGZO膜側的In原子數增加。具有如此的濃度傾斜的混合層中，電阻係數從IGZO膜側往Ti電極側漸漸降低，所以可以輕易得到歐姆接觸特性。
    濃度傾斜混合層22的厚度，5到30nm理想的。專利文件3揭露個別沉積混合層的方法。不過，當混合層個別沉積時，其構成變成一致，所以不可能形成具有第六實施例的情況的濃度傾斜之混合層。不只以IGZO膜還有以任何氧化半導體膜例如ZnO(氧化鋅)膜、In-Zn-O(銦-鋅-氧)膜、In-Si-O(銦-矽-氧)膜以及Al-Zn-Sn-O(鋁-鋅-錫-氧)膜，可以形成具有如此濃度傾斜之混合層。
    具有如此濃度傾斜之混合層，可用於第一至第五實施例所述的第1、3、5、6及7圖所示的任何結構中的TFTs(即，通道蝕刻型或通道保護型)。 [總結]
    各上述實施例中，主要敘述使用Ti、Mo、Ti合金、Mo合金作為源極-汲極金屬，部分接觸氧化半導體之情況。不過，源極-汲極金屬的材料不限於那些。尤其，Cu(銅)合金、Al(鋁)合金、Cr、W(鎢)等可接觸氧化半導體膜。又，在上述金屬材料上，也可以堆疊複數的其他金屬材料。
    在氧化半導體膜的表面上包含氟或氯的表面層之層厚包括並在3到20nm之間是理想的。當層厚小於3nm時，具有不能完成充分氟化以及缺氧區留在表面層內的可能性。此時，當層厚超過20nm時，作用為主動層的氧化半導體膜的層變得太薄，以致於電晶體特性惡化。TFT典型的氧化半導體膜的厚膜在30nm到100nm的範圍內。使用氟基或氯基氣體進行電漿蝕刻時，經由改變電漿放電功率及放電時間，可以控制包含氟或氯的如此的表面層之層厚。
    氧化半導體膜的表面上包含氟或氯的表面層之氟或氯的原子數比率，包含並在0.1%和73%之間是理想的。在比率小於0.1%的情況下，氟化或氯化變得不足。於是，缺氧區留在表面層內，因此增加TFT的關斷電流。同時，氧化半導體膜是IGZO膜的情況下，當表面層上的氧全被氟或氯取代時，化學計量構成中氟或氯的構成比率變成73%。當氟或氯的比率變得高於73%時，產生錯誤。又，ZnO等的其他氧化半導體膜的情況下，即使氧完全被氟或氯取代，氟的比率變成73%或更小。
    換句話說，為了克服上述問題，本發明提供通道蝕刻底閘極型TFT，其中閘極電極、閘極絕緣膜、氧化半導體膜以及源極/汲極電極在基板上以此順序形成，以及TFT包括表面層，在不疊置源極/汲極電極的氧化半導體膜的上表面(接觸閘極絕緣膜側的相反側表面)附近包含氟或氯。
    又，本發明提供的TFT，其中包含氟或氯的表面層由氧化半導體膜的構成元素、部分接觸氧化半導體膜的源極/汲極電極的構成元素、以及氟或氯所構成。又，本發明提供TFT，包括的表面層包含氟或氯，由氧化半導體膜的構成元素、部分接觸氧化半導體膜的源極/汲極電極的構成元素、以及氟或氯所構成，其中混合層由氧化半導體膜的構成元素和源極/汲極電極的構成元素的混合物構成，存在於氧化半導體膜和源極/汲極電極之間的界面中。
    又，本發明提供通道保護底閘極型TFT，其中閘極電極、閘極絕緣膜、氧化半導體膜、通道保護絕緣膜以及源極/汲極電極以此順序在基板上形成，而且TFT包括的表面層在全氧化半導體膜的上表面(接觸閘極絕緣膜側的相反側的表面)附近包含氟或氯。
    又，本發明提供的TFT，其中包含氟或氯的表面層由氧化半導體膜的構成元素以及氟或氯所構成。又，本發明提供TFT，其中混合層由氧化半導體膜的構成元素、源極/汲極電極的構成元素以及氟或氯的混合物構成，存在於氧化半導體膜和源極/汲極電極之間的界面中。
    如此的TFTs中，作為氧化半導體膜，理想是使用至少包含銦或鋅的氧化半導體膜。包含氟或氯的表面層，可以藉由使用氟基氣體電漿或氯基氣體電漿蝕刻源極/汲極電極來達成。蝕刻時，設定基板在電漿裝置的接地電極側是理想的。
    經由使用本發明，可以達成低成本和高性能TFTs。本發明可以達成具有優異開關特性的TFT，不必蝕刻氧化半導體膜表面，因為經由在氧化半導體膜的表面上形成包含氟或氯的表面層，可以抑制發生缺氧。
    雖然參考顯示於附圖的特定實施例來說明本發明，但本發明不限於圖中所示的各實施例。熟悉此技藝者所想到的改變或修正，可以適用於本發明的結構或細節。又，注意本發明包括部分或全部的各實施例以適當的方式互相結合之組合。
    雖然部分或全部的實施例可以簡要說明為下補充註解，但本發明不一定受限於那些結構。 (補充註解1) (第一實施例，第1圖)
    薄膜裝置，包括在絕緣基板上的閘極電極、在上述閘極電極上的閘極絕緣膜、在上述閘極絕緣膜上的氧化半導體膜、以及在上述氧化半導體膜上的源極-汲極電極，其中，至少包含氟或氯的表面層存在於未疊置源極-汲極電極的上述氧化半導體膜的部分中(例如，在構成源極/汲極電極的源極電極和汲極電極之間的氧化半導體膜)。 (補充註解2) (第二實施例，第3圖)
    如補充註解1所述的薄膜裝置，其中表面層包含氧化半導體膜的構成元素、接觸氧化半導體膜的部分的源極/汲極電極的構成元素、以及至少氟或氯。 (補充註解3) (第三實施例，第5圖)
    如補充註解1或2所述的薄膜裝置，其中混合層包含氧化半導體膜的構成元素以及接觸氧化半導體膜的源極/汲極電極的部分的構成元素之混合物，存在於氧化半導體膜和源極/汲極電極之間的界面中。 (補充註解4) (第四實施例，第6圖)
    如補充註解1或2所述的薄膜裝置，更提供通道保護絕緣膜於表面層上，其中表面層也存在於未疊置源極/汲極電極的上述氧化半導體膜的部分中。 (補充註解5) (第五實施例，第7圖)
    如補充註解4所述的薄膜裝置，其中混合層包含氧化半導體膜的構成元素、接觸氧化半導體膜的源極/汲極電極的部分的構成元素以及至少氟或氯之混合物，存在於氧化半導體膜和源極/汲極電極之間的界面中。 (補充註解6) (第六實施例，第8圖)
    薄膜裝置，包括在絕緣基板上的閘極電極、在上述閘極電極上的閘極絕緣膜、在上述閘極絕緣膜上的氧化半導體膜、以及在上述氧化半導體膜上的源極/汲極電極，其中，混合層包含氧化半導體膜的構成元素以及接觸氧化半導體膜的源極/汲極電極的部分的構成元素之混合物，存在於氧化半導體膜和源極/汲極電極之間的界面中；以及從源極/汲極電極側往氧化半導體膜側，混合層的構成元素之原子數改變。 (補充註解7)
    如補充註解1至6所述的薄膜裝置，其中氧化半導體膜至少包含In(銦)和Zn(鋅)。 (補充註解8)
    如補充註解1至7所述的薄膜裝置，其中表面層的氟的原子數或氯的原子數之比率，包含並在0.1%和73%之間。 (補充註解9)
    如補充註解1至8所述的薄膜裝置，其中接觸氧化半導體膜的源極/汲極電極的部分至少包含鈦或鉬。 (補充註解10)
    如補充註解3或6所述的薄膜裝置，其中：表面層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、鈦(Ti)及至少氟或氯；以及混合層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、鈦(Ti)。 (補充註解10A)
    如補充註解5所述的薄膜裝置，其中：表面層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、鈦(Ti)及至少氟或氯；以及混合層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、鈦(Ti)及至少氟或氯。 (補充註解11)
    如補充註解3至6所述的薄膜裝置，其中：表面層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、鉬(Mo)及至少氟或氯；以及混合層包含銦(In)、鎵(Ga)、鋅(Zn)、氧及鉬(Mo)。 (補充註解11A)
    如補充註解5所述的薄膜裝置，其中：表面層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、及至少氟或氯；以及混合層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、鉬(Mo)及至少氟或氯。 (補充註解12)
    如補充註解6所述的薄膜裝置，其中：混合層包含銦(In)、鎵(Ga)、鋅(Zn)、氧及鈦(Ti)；以及從源極/汲極電極側往氧化半導體膜側，混合層的鈦(Ti)原子數降低，而從源極/汲極電極側往氧化半導體膜側，混合層的銦或鋅的原子數增加。 (補充註解13)
    如補充註解6所述的薄膜裝置，其中：混合層包含銦(In)、鎵(Ga)、鋅(Zn)、氧及鉬(Mo)；以及從源極/汲極電極側往氧化半導體膜側，混合層的鉬(Mo)原子數降低，而從源極/汲極電極側往氧化半導體膜側，混合層的銦或鋅的原子數增加。 (補充註解14) (第一實施例，第1圖)
    薄膜裝置製造方法，包括：在基板上形成閘極電極；在閘極電極上形成閘極絕緣膜；在閘極絕緣膜上形成氧化半導體膜；在氧化半導體膜上沉積金屬層成為源極/汲極電極；以及至少使用氟基氣體或氯基氣體選擇性執行電漿蝕刻金屬層，藉以在氧化半導體膜上形成源極/汲極電極，以及在未疊置源極/汲極電極的上述氧化半導體膜的部分(例如，在構成源極/汲極電極的源極電極和汲極電極間之氧化半導體膜)，形成至少包含氟或氯之表面層。
    (補充註解15)
    (第二實施例，第3圖)
    如補充註解14所述的薄膜裝置製造方法，在氧化半導體膜上形成源極/汲極電極時，在氧化半導體膜上沉積金屬層成為源極/汲極電極，以及在未疊置源極/汲極電極的上述氧化半導體膜的部分中(例如，在構成源極/汲極電極的源極電極和汲極電極間之氧化半導體膜)，至少使用氟基氣體或氯基氣體選擇性執行電漿蝕刻金屬層，藉以形成表面層，包含氧化半導體膜的構成元素、接觸氧化半導體膜的源極/汲極電極的部分的構成元素、以及至少氟或氯。 (補充註解16) (第三實施例，第5圖)
    如補充註解14或15所述的薄膜裝置製造方法，在氧化半導體膜上形成源極/汲極電極時，在氧化半導體膜上沉積金屬層成為源極/汲極電極，在未疊置源極/汲極電極的上述氧化半導體膜的部分中(例如，在構成源極/汲極電極的源極電極和汲極電極間之氧化半導體膜)，至少使用氟基氣體或氯基氣體選擇性執行電漿蝕刻金屬層，藉以形成表面層，以及在氧化半導體膜和源極/汲極電極之間的界面中形成混合層，包含氧化半導體膜的構成元素以及接觸氧化半導體膜的源極/汲極電極的部分的構成元素之混合物。 (補充註解17) (第四實施例，第6圖)
    薄膜裝置製造方法，包括：在基板上形成閘極電極；在上述閘極電極上形成閘極絕緣膜；在上述閘極絕緣膜上形成氧化半導體膜；以及在氧化半導體膜的表面執行電漿處理，至少使用氟基氣體或氯基氣體，藉以在氧化半導體膜的全表面上形成至少包含氟或氯的表面層，在部分的表面層上形成通道保護絕緣膜，以及在上述表面層和上述通道保護絕緣膜上形成源極/汲極電極。
    (補充註解18)
    (第五實施例，第7圖)
    如補充註解17所述的薄膜裝置製造方法，當形成源極/汲極電極於氧化半導體膜和通道保護絕緣膜上時，在沒覆蓋通道保護絕緣膜的表面層部分以及通道保護絕緣膜上，沉積金屬層成為源極/汲極電極，以及選擇性地執行電漿蝕刻金屬層，藉此，氧化半導體膜和源極/汲極電極之間的表面層由混合層取代，混合層包含表面層的構成元素(氧化半導體膜的構成元素及至少氟或氯)以及接觸表面層的源極/汲極電極的部分的構成元素之混合物。 (補充註解19) (第六實施例，第8圖)
    薄膜裝置製造方法，包括：在基板上形成閘極電極，在上述閘極電極上形成閘極絕緣膜；在上述閘極絕緣膜上形成氧化半導體膜；在上述氧化半導體膜上形成源極/汲極電極；以及在上述氧化半導體膜和源極/汲極電極間的界面中形成混合層，包含氧化半導體膜的構成元素以及接觸氧化半導體膜的源極/汲極電極的部分的構成元素，其中，混合層形成的方式係從源極/汲極電極側往氧化半導體膜側構成元素的原子數改變。 (補充註解21)
    底閘極型TFT，包括閘極電極、閘極絕緣膜、島形氧化半導體膜以及源極/汲極電極，以此順序在基板上形成，其中，在不疊置源極/汲極電極的島形氧化半導體膜部分的上表面(接觸閘極絕緣膜側的相反側表面)附近提供包含氟或氯的表面層。 (補充註解22)
    如補充註解21所述的TFT，其中表面層的構成元素的組成係島形氧化半導體膜的構成元素、接觸島形氧化半導體膜之源極/汲極電極部分的構成元素、以及氟或氯。 (補充註解23)
    如補充註解22所述的TFT，其中混合層包含島形氧化半導體膜的構成元素以及接觸氧化半導體膜的源極/汲極電極部分的構成元素之混合物，存在於島形氧化半導體膜和源極/汲極電極之間的界面中。 (補充註解24)
    底閘極型TFT，包括閘極電極、閘極絕緣膜、島形氧化半導體膜、通道保護膜絕緣膜以及源極/汲極電極，以此順序在基板上形成，其中，在島形氧化半導體膜的上表面(接觸閘極絕緣膜側的相反側表面)附近提供包含氟或氯的表面層。 (補充註解25)
    如補充註解24所述的TFT，其中混合層包含島形氧化半導體膜的構成元素、接觸氧化半導體膜的源極/汲極電極部分的構成元素、以及氟或氯之混合物，存在於島形氧化半導體膜和源極/汲極電極之間的界面中。 (補充註解26)
    如補充註解21至25中任一所述的TFT，其中島形氧化半導體膜包含銦(In)或鋅(Zn)。 (補充註解27)
    如補充註解21至26中任一所述的TFT，其中表面層的氟原子數或氯原子數之比率，包含並在0.1%和73%之間。 (補充註解28)
    如補充註解21至27中任一所述的TFT，其中接觸島形氧化半導體膜的源極/汲極電極的部分係鈦或鉬。 (補充註解29)
    如補充註解21、22、23或28所述的TFT，其中：表面層的構成元素係銦(In)、鎵(Ga)、鋅(Zn)、氧、鈦(Ti)及氟或氯；以及混合層的構成元素係銦(In)、鎵(Ga)、鋅(Zn)、氧、鈦(Ti)。 (補充註解30)
    如補充註解21、22、23或28所述的TFT，其中：表面層的構成元素係銦(In)、鎵(Ga)、鋅(Zn)、氧、鉬(Mo)及氟或氯；以及混合層的構成元素係銦(In)、鎵(Ga)、鋅(Zn)、氧及鉬(Mo)。 (補充註解31)
    如補充註解24或25所述的TFT，其中：表面層的構成元素係銦(In)、鎵(Ga)、鋅(Zn)、氧及氟或氯；以及混合層的構成元素係銦(In)、鎵(Ga)、鋅(Zn)、氧、鈦(Ti)及氟或氯。 (補充註解32)
    如補充註解24或25所述的TFT，其中：表面層的構成元素係銦(In)、鎵(Ga)、鋅(Zn)、氧及氟或氯；以及混合層的構成元素係銦(In)、鎵(Ga)、鋅(Zn)、氧、鉬(Mo)及氟或氯。 (補充註解33)
    底閘極型TFT包括閘極電極、閘極絕緣膜、島形氧化半導體膜以及源極/汲極電極，以此順序在基板上形成，或是底閘極型TFT包括閘極電極、閘極絕緣膜、島形氧化半導體膜、通道保護絕緣膜以及源極/汲極電極，以此順序在基板上形成；其中，混合層包含氧化半導體膜的構成元素以及源極/汲極電極的構成元素之混合物，存在於氧化半導體膜和源極/汲極電極之間的界面中；以及從源極/汲極電極側往氧化半導體膜側，混合層的構成元素之原子數改變。 (補充註解34)
    如補充註解33所述的TFT，其中氧化半導體膜包含銦(In)或鋅(Zn)。 (補充註解35)
    如補充註解33或34所述的TFT，其中接觸氧化半導體膜的源極/汲極電極的部分的材料係鈦或鉬。 (補充註解36)
    如補充註解33或35所述的TFT，其中：混合層的構成元素係銦(In)、鎵(Ga)、鋅(Zn)、氧及鈦(Ti)；以及從源極/汲極電極側往氧化半導體膜側，混合層中鈦(Ti)原子數降低，而從源極/汲極電極側往氧化半導體膜側，混合層中銦(In)或鋅(Zn)原子數增加。 (補充註解37)
    如補充註解33至35中任一所述的TFT，其中：混合層的構成元素係銦(In)、鎵(Ga)、鋅(Zn)、氧及Mo(鉬)；以及從源極/汲極電極側往氧化半導體膜側，混合層中Mo(鉬)原子數降低，而從源極/汲極電極側往氧化半導體膜側，混合層中銦原子數增加。
    本發明的產業使用可能性，可以是平面顯示器的畫素驅動元件，例如液晶顯示器、有機EL顯示器以及電子紙。尤其，使用本發明控制氧化半導體表面層，可以得到一TFT，其中相較於使用氧化半導體的相關技術的情況，更精確控制關斷電流和臨界電壓的電氣特性。於是，本發明可以使用於不只是畫素驅動元件還有高性能電路，例如具有反相器作為基極所形成的邏輯電路。
    又，本發明不只用於上述的顯示器，還有用於使用TFT的高汲極壓力電阻之高壓力電阻電力裝置，和使用氧化半導體膜的高熱電動勢電力之熱電轉換裝置。
    10‧‧‧絕緣基板
    11‧‧‧閘極電極
    12‧‧‧閘極絕緣膜
    13‧‧‧氧化半導體膜
    14‧‧‧源極/汲極電極
    14s‧‧‧源極電極
    14d‧‧‧汲極電極
    15‧‧‧表面層
    16‧‧‧被動膜
    17‧‧‧複合表面層
    18‧‧‧混合層
    19‧‧‧表面層
    20‧‧‧通道保護絕緣膜
    21‧‧‧複合混合層
    22‧‧‧混合層
    101~106‧‧‧TFT
    [第1圖]係顯示根據第一實施例的氧化半導體TFT之剖面圖；[第2圖]係顯示根據第一實施例的氧化半導體TFT之穿透(transmittance)特性圖；[第3圖]係顯示根據第二實施例的氧化半導體TFT之結構剖面圖；[第4圖]係根據第二實施例，關於從氧化半導體TFT的IGZO膜表面開始的深度方向，顯示Ti(鈦)和(F)氟的濃度分佈圖；[第5圖]係顯示根據第三實施例的氧化半導體TFT之結構剖面圖；[第6圖]係顯示根據第四實施例的氧化半導體TFT之結構剖面圖；[第7圖]係顯示根據第五實施例的氧化半導體TFT之結構剖面圖；以及[第8圖]係顯示根據第六實施例的氧化半導體TFT之結構剖面圖。
    10‧‧‧絕緣基板
    11‧‧‧閘極電極
    12‧‧‧閘極絕緣膜
    13‧‧‧氧化半導體膜
    14‧‧‧源極/汲極電極
    14s‧‧‧源極電極
    14d‧‧‧汲極電極
    15‧‧‧表面層
    16‧‧‧被動膜
    101‧‧‧TFT
    权利要求:
    Claims (15)
    [1] 一種薄膜裝置，包括：一閘極電極，在一基板上；一閘極絕緣膜，在上述閘極電極上；一氧化半導體膜，在上述閘極絕緣膜上；以及一源極/汲極電極，在上述氧化半導體膜上；其中，至少包含氟或氯的一表面層存在於未疊置上述源極-汲極電極的上述氧化半導體膜的一部分中。
    [2] 如申請專利範圍第1項所述的薄膜裝置，其中，上述表面層包含上述氧化半導體膜的一構成元素、接觸上述氧化半導體膜的一部分的上述源極/汲極電極的一構成元素、以及至少氟或氯。
    [3] 如申請專利範圍第1或2項所述的薄膜裝置，其中，一混合層包含上述氧化半導體膜的上述構成元素以及接觸上述氧化半導體膜的上述源極/汲極電極的上述部分的上述構成元素之一混合物，存在於上述氧化半導體膜和上述源極/汲極電極之間的一界面中。
    [4] 如申請專利範圍第1或2項所述的薄膜裝置，更包括：一通道保護絕緣膜，在上述表面層上；其中，上述表面層也存在於未疊上述置源極/汲極電極的上述氧化半導體膜的一部分中。
    [5] 如申請專利範圍第4項所述的薄膜裝置，其中，一混合層的構成為上述氧化半導體膜的上述構成元素、接觸上述氧化半導體膜的上述源極/汲極電極的上述部分的上述構成元素以及至少氟或氯之一混合物，存在於上述氧化半導體膜和上述源極/汲極電極之間的一界面中。
    [6] 一薄膜裝置，包括在一絕緣基板上的一閘極電極、在上述閘極電極上的一閘極絕緣膜、在上述閘極絕緣膜上的一氧化半導體膜、以及在上述氧化半導體膜上的一源極/汲極電極，其中，一混合層，包含上述氧化半導體膜的一構成元素以及接觸上述氧化半導體膜的上述源極/汲極電極的一部分的一構成元素之一混合物，存在於上述氧化半導體膜和上述源極/汲極電極之間的一界面中；以及從上述源極/汲極電極側往上述氧化半導體膜側，上述混合層的上述構成元素之原子數改變。
    [7] 如申請專利範圍第1至6項中任一項所述的薄膜裝置，其中，上述氧化半導體膜至少包含In(銦)和Zn(鋅)。
    [8] 如申請專利範圍第1至7項中任一項所述的薄膜裝置，其中，上述表面層的氟的原子數或氯的原子數之比率，包含並在0.1%和73%之間。
    [9] 如申請專利範圍第1至8項中任一項所述的薄膜裝置，其中，接觸上述氧化半導體膜的上述源極/汲極電極的上述部分至少包含鈦或鉬。
    [10] 如申請專利範圍第3或6項所述的薄膜裝置，其中，上述表面層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、鈦(Ti)及至少氟或氯；以及上述混合層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、鈦(Ti)。
    [11] 如申請專利範圍第5項所述的薄膜裝置，其中，上述表面層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、鈦(Ti)及至少氟或氯；以及上述混合層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、鈦(Ti)及至少氟或氯。
    [12] 如申請專利範圍第3或6項所述的薄膜裝置，其中，上述表面層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、鉬(Mo)及至少氟或氯；以及上述混合層包含銦(In)、鎵(Ga)、鋅(Zn)、氧及鉬(Mo)。
    [13] 如申請專利範圍第5項所述的薄膜裝置，其中，上述表面層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、及至少氟或氯；以及上述混合層包含銦(In)、鎵(Ga)、鋅(Zn)、氧、鉬(Mo)及至少氟或氯。
    [14] 如申請專利範圍第6項所述的薄膜裝置，其中，上述混合層包含銦(In)、鎵(Ga)、鋅(Zn)、氧及鈦(Ti)；以及從上述源極/汲極電極側往上述氧化半導體膜側，上述混合層的鈦(Ti)原子數降低，而從上述源極/汲極電極側往上述氧化半導體膜側，上述混合層的銦或鋅的原子數增加。
    [15] 如申請專利範圍第6項所述的薄膜裝置，其中，上述混合層包含銦(In)、鎵(Ga)、鋅(Zn)、氧及鉬(Mo)；以及從上述源極/汲極電極側往上述氧化半導體膜側，上述混合層的鉬(Mo)原子數降低，而從上述源極/汲極電極側往上述氧化半導體膜側，上述混合層的銦或鋅的原子數增加。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI473274B|2015-02-11|薄膜裝置
    TWI496197B|2015-08-11|Wiring structure
    US9378981B2|2016-06-28|Thin film device and manufacturing method thereof
    KR101345376B1|2013-12-24|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
    TWI608623B|2017-12-11|電晶體及半導體裝置
    TWI570815B|2017-02-11|半導體裝置及其製造方法
    JP5250929B2|2013-07-31|トランジスタおよびその製造方法
    JP2011129926A|2011-06-30|薄膜トランジスタ及びその製造方法
    TW201207532A|2012-02-16|Display device
    TW201234593A|2012-08-16|Semiconductor device
    TW201208067A|2012-02-16|Semiconductor device
    WO2009093410A1|2009-07-30|半導体素子およびその製造方法
    JP6036984B2|2016-11-30|酸窒化物半導体薄膜
    JP2019532484A|2019-11-07|薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法
    JP6179912B2|2017-08-16|薄膜デバイス及びその製造方法
    JP6308583B2|2018-04-11|薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
    JP6327548B2|2018-05-23|薄膜トランジスタ及びその製造方法
    JP2016157874A|2016-09-01|半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法
    KR20160060848A|2016-05-31|박막 트랜지스터 및 그 제조 방법
    JP2015144172A|2015-08-06|酸化物半導体およびその製法
    JP6260992B2|2018-01-17|薄膜トランジスタおよびその製造方法
    JP6261125B2|2018-01-17|酸化物薄膜トランジスタおよびその製造方法
    WO2016056206A1|2016-04-14|薄膜トランジスタの製造方法
    Park et al.2014|P‐14: High Mobility BCE Al doped ZnSnInO TFT Fabricated Using Mixed Acid Mo/Al/Mo Etchant
    同族专利:
    公开号 | 公开日
    US8785925B2|2014-07-22|
    CN102956681A|2013-03-06|
    CN102956681B|2017-10-27|
    US20130037797A1|2013-02-14|
    JP6004308B2|2016-10-05|
    KR20130018199A|2013-02-20|
    TWI473274B|2015-02-11|
    JP2013041949A|2013-02-28|
    KR101387315B1|2014-04-18|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6794682B2|2001-04-04|2004-09-21|Canon Kabushiki Kaisha|Semiconductor device, method for manufacturing the same, and radiation detector|
    CN1851608A|2005-09-28|2006-10-25|华为技术有限公司|Drm系统内撤销ro的方法及系统|
    EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|
    KR101206033B1|2006-04-18|2012-11-28|삼성전자주식회사|ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법|
    KR100858088B1|2007-02-28|2008-09-10|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법|
    KR101345378B1|2007-05-17|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|
    KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|
    TWI575293B|2007-07-20|2017-03-21|半導體能源研究所股份有限公司|液晶顯示裝置|
    TW202119642A|2008-07-31|2021-05-16|日商半導體能源研究所股份有限公司|半導體裝置及半導體裝置的製造方法|
    TWI491048B|2008-07-31|2015-07-01|Semiconductor Energy Lab|半導體裝置|
    KR101273913B1|2008-09-19|2013-06-17|가부시키가이샤 한도오따이 에네루기 켄큐쇼|표시 장치|
    EP2180518B1|2008-10-24|2018-04-25|Semiconductor Energy Laboratory Co, Ltd.|Method for manufacturing semiconductor device|
    KR101671210B1|2009-03-06|2016-11-01|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 반도체 장치의 제작 방법|
    KR101571803B1|2009-06-09|2015-11-26|삼성디스플레이 주식회사|어레이 기판 및 이의 제조 방법|
    KR20170024130A|2009-10-21|2017-03-06|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제조 방법|
    KR101597312B1|2009-11-16|2016-02-25|삼성디스플레이 주식회사|박막 트랜지스터 표시판 및 그 제조 방법|
    KR102241766B1|2009-12-04|2021-04-19|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제조 방법|
    KR101615636B1|2009-12-08|2016-04-27|삼성전자주식회사|트랜지스터 및 상기 트랜지스터를 포함한 전자 장치|
    JP2011138934A|2009-12-28|2011-07-14|Sony Corp|薄膜トランジスタ、表示装置および電子機器|
    TWI401750B|2010-05-17|2013-07-11|Au Optronics Corp|薄膜電晶體及其製造方法|
    KR101843871B1|2011-03-11|2018-04-02|삼성디스플레이 주식회사|박막 트랜지스터 표시판 및 그 제조 방법|
    JP6004308B2|2011-08-12|2016-10-05|Ｎｌｔテクノロジー株式会社|薄膜デバイス|KR101934977B1|2011-08-02|2019-03-19|삼성디스플레이 주식회사|박막 트랜지스터 표시판 및 그 제조 방법|
    JP6004308B2|2011-08-12|2016-10-05|Ｎｌｔテクノロジー株式会社|薄膜デバイス|
    WO2014103912A1|2012-12-27|2014-07-03|シャープ株式会社|液晶表示装置およびその駆動方法|
    CN103094354B|2013-01-28|2015-08-12|合肥京东方光电科技有限公司|阵列基板及其制造方法、显示装置|
    US9716003B2|2013-09-13|2017-07-25|Semiconductor Energy Laboratory Co., Ltd.|Method of manufacturing semiconductor device|
    EP2874187B1|2013-11-15|2020-01-01|Evonik Operations GmbH|Low contact resistance thin film transistor|
    CN103811489B|2014-03-05|2017-03-01|石以瑄|基于薄膜晶体管的微波毫米波集成电路、功率交换电路及其制作方法|
    KR20150111550A|2014-03-25|2015-10-06|삼성디스플레이 주식회사|박막 트랜지스터 표시판 및 그 제조 방법|
    WO2017002986A1|2015-06-30|2017-01-05|실리콘 디스플레이 |산화물 반도체 박막 트랜지스터 및 그 제조 방법|
    CN107851669A|2015-07-27|2018-03-27|夏普株式会社|半导体装置及其制造方法|
    US10134878B2|2016-01-14|2018-11-20|Applied Materials, Inc.|Oxygen vacancy of IGZO passivation by fluorine treatment|
    法律状态:
    2017-11-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011177305A|JP6004308B2|2011-08-12|2011-08-12|薄膜デバイス|
    [返回顶部]